SEMICONDUCTOR MEMORY				
Patent Number: Publication date: Inventor(s): Applicant(s):: Requested Patent: Application Priority Number(s): IPC Classification: EC Classification: Equivalents:	JP4372789  1992-12-25  HATANO TAKAHISA  SANYO ELECTRIC CO LTD  JP4372789  JP19910150370 19910621  G11C11/401  JP2698236B2			
Abstract				
PURPOSE:To remove a noise imposed from a surrounding circuit on a memory cell. CONSTITUTION:An N channel MOS transistor constituted of a writing word line driver 21, writing amplifier 22, and reading word line driver 23, is formed in an independent P type semiconductor area 24 in which a memory cell 1 is formed. Then, a ground line 25 of the memory cell 1 is connected with each driver 21, 23, and the writing amplifier 22, so that the voltage fluctuation of a writing word line WWLi wiring bit line BLWi and reading word line RWLi, can be removed.				

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平4-372789

(43)公開日 平成4年(1992)12月25日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/401

8320-5L

G11C 11/34

362 G

# 審査請求 未請求 請求項の数2(全 5 頁)

(21)出願番号

特願平3-150370

(22)出顧日

平成3年(1991)6月21日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

(72)発明者 幡野 貴久

守口市京阪本通2丁目18番地 三洋電機株

式会社内


(74)代理人 弁理士 西野 卓嗣

## (54) 【発明の名称】 半導体メモリ

## (57)【要約】

【目的】 周辺回路からメモリセルに印加されるノイズ を除去する。

【構成】 メモリセル1が形成される独立したP型半導体領域24内に書き込みワードラインドライバ21、書き込みアンプ22、及び、読み出しワードラインドライバ23のNチャネルMOSトランジスタを形成し、メモリセル1のグランドライン25と各ドライバ21、23、及び書き込みアンプ22を接続することにより、書き込みワードラインWWLi、書き込みピットラインBLWi、及び、読み出しワードラインRWLiの電圧変動を除去する。



1

#### 【特許請求の範囲】

【請求項1】 書き込みアドレスデータに従って選択さ れる書き込みワードラインと、書き込みデータに基づい た信号が伝達される書き込みピットラインと、読み出し アドレスデータに従って選択される読み出しワードライ ンと、記憶されたデータに応じた信号が伝達される読み 出しピットラインと、前配書き込みワードラインを駆動 する書き込みワードラインドライバと、前記書き込みビ ットラインを駆動する書き込みピットラインドライバ と、前記読み出しワードラインを駆動する読み出しワー 10 ドラインドライパと、前配書き込みワードラインと書き 込みビットライン及び前記読み出しワードラインと読み 出しピットラインの交点に各々配置されたメモリセル と、該メモリセルが形成される第1の半導体基板領域と を備え、少なくとも前記書き込みワードラインドライ バ、及び、前記書き込みビットラインドライバを各々構 成するMOSトランジスタは、前記第1の半導体基板領 域内に形成され、前記メモリセル及び各ドライバのMO Sトランジスタは、他の所定電圧供給ラインと独立した 導体メモリ。

【請求項2】 前記書き込みワードラインドライバ、及 び、書き込みビットラインドライバは、各々Nチャネル MOSトランジスタとPチャネルMOSトランジスタと から構成され、前記NチャネルMOSトランジスタのソ ース及び前記メモリセルを構成するNチャネルMOSト ランジスタのソースは共通に接地電圧と接続されること を特徴とする請求項1記載の半導体メモリ。

## 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データの書き込みと読 み出しが非同期で行われる半導体メモリに関する。

[0002]

【従来の技術】一般に、映像信号をAD変換してデジタ ル処理を行うシステムの画面メモリや1Hディレイ等に 使用される映像用メモリ、あるいは、FIFOメモリの ためにデュアルポートメモリが開発されている。

【0003】図2に従来のDRAMで構成したデュアル ポートメモリを示す。

ジスタで構成された、所謂、3トランジスタ型のダイナ ミックメモリセルであり、書き込みトランジスタ2、読 み出しトランジスタ3、及び、コンデンサとなるメモリ トランジスタ4から構成される。情報電荷は、メモリト ランジスタ4のゲート電板とチャネル間のNOS容量に 蓄積され、蓄積された電荷によってメモリトランジスタ 4がオンであるかオフであるかによってデータの判別が 行われる。

【0005】メモリセル1の書き込みトランジスタ2の

れる書き込みワードラインWWL $_i$  ( $i=1\sim X$ ) の各 々に接続され、書き込みローアドレスデコーダ5には、 書き込みローアドレスクロックWolovを計数する書き 込みローアドレスカウンタ6の計数値が印加される。ま た、書き込みトランジスタ2のドレインは、書き込みビ ットラインBLWi (j=1~Y) に各々接続され、各 々の書き込みピットラインBLW,には、書き込みアン プ7及びプリチャージトランジスタ8が接続される。更 に、書き込みアンプ7の入力とデータ入力ラインDiaと の間には、書き込みカラムアドレスデコーダ9の出力W Ciによって制御される選択トランジスタ10が設けら れ、書き込みカラムアドレスデコーダ9には、書き込み 制御クロックWφιιを計数する書き込みカラムアドレス カウンタ11の計数値が印加される。

【0006】一方、メモリセル1の読み出しトランジス タ4のゲートは、読み出しローアドレスデコーダ12か ら出力される読み出しワードラインRWLiの各々に接 続され、読み出しローアドレスデコーダ12には、読み 出しローアドレスクロックRogeを計数する読み出し 電圧供給ラインと共通に接続されることを特徴とする半 20 ローアドレスカウンタ13の計数値が印加される。ま た、読み出しトランジスタ4のドレインは、読み出しビ ットラインBLR」に各々接続され、各々の読み出しビ ットラインBLR」にはセンスアンプ14とプロチャー ジトランジスタ15が接続される。更に、センスアンプ 14とデータ出力ラインDoorの間には、読み出しカラ ムアドレスデコーダ16の出力RC」によって制御され る選択トランジスタ17が設けられ、読み出しカラムア ドレスデコーダ16には、読み出し制御クロックRott を計数する読み出しカラムアドレスカウンタ18の計数 30 値が印加される。

【0007】図2において、メモリセル1の書き込み動 作及び読み出し動作において、周辺回路、即ち、書き込 みローアドレスデコーダ5、書き込みカラムアドレスデ コーダ9、読み出しローアドレスデコーダ12、及び、 読み出しカラムアドレスデコーダ16等の回路、及び、 図2に示されたメモリ以外の回路が同一半導体基板に形 成されている場合のメモリ以外の回路から発生するノイ ズによって、メモリセル1のデータが影響を受けること を防止するために、メモリセル1を構成するNチャネル 【0004】メモリセル1は、NチャネルMOSトラン *40* MOSトランジスタは、周辺回路のMOSトランジスタ が設けられる半導体領域から独立したP型領域内に形成 され、このP型領域の基板電圧及びNチャネルMOSト ランジスタに接続する接地電圧の供給ラインを他の回路 の接地電圧ラインと独立していた。

[8000]

【発明が解決しようとする課題】図2の構成によると、 メモリセル1の書き込みトランジスタ2の特性、例え ば、ソース・ドレイン電圧Vosは、書き込みピットライ ンBLW,を駆動する書き込みアンプ7を構成するC-ゲートは、書き込みローアドレスデコーダ5から出力さ 50 MOSトランジスタのNチャネルトランジスタの接地電 3

圧レベルに依存する。従って、メモリトランジスタ4に 充電される電荷量が書き込みトランジスタ2の特性によって変化してしまう。即ち、周辺回路の接地電圧に発生 したノイズがメモリセル1に影響を与えることになる。 【0009】

【課題を解決するための手段】本発明は、上述した点に 鑑みて創作されたものであり、書き込みアドレスデータ に従って選択される書き込みワードラインと、書き込み データに基づいた信号が伝達される書き込みピットライ ンと、読み出しアドレスデータに従って選択される読み 10 出しワードラインと、記憶されたデータに応じた信号が 伝達される読み出しビットラインと、前記書き込みワー ドラインを駆動する書き込みワードラインドライバと、 前記書き込みピットラインを駆動する書き込みピットラ インドライバと、前記読み出しワードラインを駆動する 読み出しワードラインドライバと、前記書き込みワード ラインと書き込みピットライン及び前記読み出しワード ラインと読み出しビットラインの交点に各々配置された メモリセルと、該メモリセルが形成される第1の半導体 基板領域とを備え、前記書き込みワードラインドライ 20 バ、前記書き込みピットラインドライバ、及び、前記読 み出しワードラインドライバを各々構成するMOSトラ ンジスタを前記第1の半導体基板領域に形成し、各ドラ イバのMOSトランジスタと前記メモリセルを、周辺回 路の電圧供給ラインと独立した電圧供給ラインに接続す ることにより、メモリセルへのノイズの影響を除去する ものである。

## [0010]

【作用】上述の手段によれば、メモリセルが形成された 半導体領域内に書き込みワードラインドライバ、及び、 書き込みピットラインドライバを構成するMOSトラン ジスタを形成し、他の接地ラインと独立した専用の接地 ラインと接続することにより、周辺回路の接地ラインに 発生するノイズが、書き込みピットライン及び書き込み ワードラインに伝達されなくなり、メモリセルへのノイ ズの影響が除去される。

## [0011]

【実施例】図1は、本発明の実施例を示すプロック図であり、図2と同一の構成については省略されている。

【0012】メモリセル1は、図2に示されたメモリセ 40 ル1と同一構成の3トランジスタ型のダイナミックメモリセルであり、各々書き込みワードラインWWL,と書き込みピットラインBLW,に接続されると共に読み出しワードラインRWL,と読み出しピットラインBLR,に接続される。読み出しピットラインBLR,の各々には、センスアンプ20が接続され、各センスアンプ20の出力は、図2に示された選択トランジスタ17に接続される。

【0013】書き込みワードラインWWL:は、各々書 ぽすことが防止でき、信頼性の高い半導体メモリを実現き込みワードラインドライバ21の出力に接続され、書 50 できる。特に、同一の半導体基板上に、デジタル信号処

4

き込みワードラインドライパ21の入力には図2の書き込みローアドレスデコーダ5のデコーダ出力が接続される。書き込みピットラインBLW」の各々は書き込みアンプ22の出力に接続され、書き込みアンプ22の入力は、図2の選択トランジスタ10に接続される。また、読み出しワードラインRWL」の各々は読み出しワードラインドライバ23の出力に接続され、読み出しワードラインドライバ23の入力は、図2の読み出しローアドレスデコーダ12のデコーダ出力に接続される。

【0014】各ドライバ21、23及び書き込みアンプ 22は、各々PチャネルMOSトランジスタとNチャネ ルMOSトランジスタで構成されたCMOSである。こ こで、メモリセル1を構成するNチャネルMOSトラン ジスタ2、3、4は、全て同一のP型半導体領域24 (破線で囲まれた回路部分で示されるが、実際は半導体 基板上に形成された独立したP-WELL内に形成され る) に形成され、更に、各ドライバ21、23、及び書 き込みアンプ22のNチャネルMOSトランジスタもメ モリセル1と同一のP型半導体領域24に形成される。 また、メモリセル1のNチャネルMOSトランジスタ 2、3、4の基板電圧、即ち、P型半導体領域24を半 導体基板本体と逆バイアスするための接地電圧を供給す るグランドライン25 がP型半導体領域24に延在さ れ、グランドライン25に、メモリトランジスタ3のソ ース電極が接続されると共に、各ドライバ21、23、 及び書き込みアンプ22のNチャネルMOSトランジス タのソース電極が接続される。

【0015】このグランドライン25は、P型半導体領域24以外に形成された周辺回路のグランドラインとは30独立して設けられ、半導体集積回路基板上の接地電圧パッドにおいて接続される。あるいは、グランドライン25が接続されるパッドと周辺回路のグランドラインの接続されるパッドを個別に形成してもよい。

【0016】図1の構成によると、周辺回路の動作によって流れる電流は、周辺回路のグランドラインに集中し、メモリセル1のグランドライン25には流れない。従って、各ドライパ21、23及び書き込みアンプ22のNチャネルMOSトランジスタのソース電圧の変動がなくなるため、書き込みワードラインWWL,や書き込みピットラインBLW,あるいは読み出しワードラインRWL,の電圧変動がなくなり、メモリセル1のトランジスタ2、3、4の特性変化が防止される。即ち、周辺回路のグランドラインに発生するノイズの影響は、メモリセル1には及ばないのである。

#### [0017]

【発明の効果】上述の如く本発明によれば、同一半導体 基板上に形成されたメモリセルとその周辺回路におい て、周辺回路に発生するノイズがメモリセルに影響を及 ばすことが防止でき、信頼性の高い半導体メモリを実現 できる。特に、同一の半導体基板上に、デジタル信号処 5

3		U
理回路等の機能回路とメモリ回路とを内蔵するような場	20	センスアンプ
合には、その効果は大なるものである。	2 1	書き込みワードラインドライバ
【図面の簡単な説明】	2 2	書き込みピットラインドライパ
【図1】本発明の実施例を示すプロック図である。	2 3	読み出しワードラインドライバ
【図2】従来例を示すプロック図である。	24	P型半導体領域
【符号の説明】	2 5	グランドライン
1 ノエリナル		

[図1]

